（原标题：Jim Keller出任Chiplet公司董事长）

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容由半导体行业观察（ID：icbank）编译自eenewseurope，谢谢。

Baya Systems 凭借用于芯片和复杂片上系统 (SoC) 设计的互连工具脱颖而出。

Baya Systems 首席商务官 Nandan Nayampally 告诉eeNews Europe ：“我们认为我们带来的是一个更加软件驱动的开发流程。我们认为这是第一个真正专注于人工智能的结构。”

该公司拥有来自英特尔、Netspeed Systems、ARM、Brainchip、AMD 和 Nuvia 的高管，由微处理器专家 Jim Keller 担任董事长，他也是 AI 芯片开发商 Tenstorrent 的首席执行官。该公司由 Matrix 和英特尔资本支持。

“我们专注于数据驱动的 IP 生成，并在运行时进行静态和动态微架构分析，”Nayampally 说道。“当你开发复杂的系统时，细节决定成败，系统结构并不那么简单。”

WeaveIP 提供组件来构建统一结构，该结构具有高效、可扩展的传输架构，可最大限度地提高性能和吞吐量，同时最大限度地减少延迟、硅片占用空间和功耗。它支持 CHI、ACE5-Lite、AXI5 等标准协议，并可扩展到包括 CXL 在内的其他协议。

WeaverPro 工具支持 SoC 设计人员从初始规范到硅片后调试。它使用 WeaveIP 生成统一的网格结构方法，在结构顶部生成层协议，而无需使用垫片来转换协议，也无需解决由此产生的瓶颈并降低性能。

“传输是通用的，因此您可以针对 QoS 或调试协议进行定制，并在其上构建协议。”

这是通过软件驱动的设计分析得出的，可以在运行时在芯片上配置最多八个虚拟通道。

“我们利用软件进行非常高效的缓存内存分析，获得准确的分区和缓存，以及生成正确结构物理设计的结构组件。我们有两种主要版本，一种是您可以定义自己的协议，另一种是用于 AI 设计的多播版本，”他说。

“我们可以优化带宽并减少线路和逻辑，从而有效地使用这些线路来优化延迟和带宽，在 4nm 工艺中最高可达 3GHz。”

该结构可在运行时使用 API 进行定制，因此您可以调整参数以提高效率。“总的来说，我们引入的灵活性有助于减少硅片占用空间和功耗，而这源于对数据移动的准确理解，”他说。

该结构专为芯片内部和小芯片而设计，Baya 可与 Eliyan 的 Bunch of Wires 和 UCIe 等互连方案配合使用。

“我们止步于芯片边界，但我们最终要做的是让软件了解芯片边界，并跨芯片边界进行优化。因此，这是一个芯片就绪网络，因为需要在网络中构建各种东西，使其更易于在芯片中使用，”他说。

“我们的第一个合作伙伴是 Blue Cheetah。他们负责链路层，一旦我们了解了他们的线路，我们就可以进行优化，并允许将来进行 API 调整，”Nayampally 说道

Baya Systems 首席执行官 Sailesh Kumar 博士表示：“半导体行业正处于一个转折点，需要解决如何克服内存性能与人工智能处理需求之间日益扩大的差距的问题。”

“这些挑战让整个行业不堪重负，设计复杂，能源成本高，而且系统在上市时就已经过时了。Baya Systems 致力于提供基础软件、业界首创的、面向未来的多集群和多芯片设计的结构解决方案，以及一种消除猜测的方法。我坚信 Baya 将打开商用芯片市场，预计到 2033 年，该市场将增长到 1070 亿美元。”

https://www.eenewseurope.com/en/baya-systems-emerges-from-stealth-with-chiplet-interconnect/

点这里加关注，锁定更多原创内容

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3803期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦